Síntesis VLSI de un Multiplicador de Punto Flotante de Precisión Simple

Víctor Manuel Valenzuela De La Cruz, Abimael Jiménez Pérez, Humberto de Jesús Ochoa Domínguez, Marco Antonio Gurrola Navarro

Resumen


La multiplicación es una de las operaciones más importantes para la ejecución de instrucciones en dispositivos de procesamiento de datos. En este trabajo se presenta el diseño de un multiplicador de punto flotante, siguiendo el estándar IEEE-754. El sistema se divide en tres fases, la primera separa los datos, la segunda realiza una multiplicación en punto fijo y la tercera lleva a cabo el cálculo del nuevo exponente. La
segunda fase es crítica y se desarrolla mediante un algoritmo basado en celdas unitarias para generar una matriz de multiplicación. El sistema se implementó en VHDL (VHSIC Hardware Description Language) con la herramienta ISE WebPack 14.4 de Xilinx. Posteriormente, se realizó parte del proceso de síntesis lógica y física, utilizando las herramientas EDA (Electronic Design Automation) de Alliance y se obtuvo una versión preliminar del layout para su fabricación en tecnología VLSI. El layout presentó un gran consumo de área, sin embargo, el diseño es escalable y se podría aumentar la capacidad del multiplicador sin necesidad de un rediseño. El sistema se comportó de manera satisfactoria en respuesta a diferentes patrones de prueba diseñados en las herramientas de Xilinx y Alliance.

Texto completo:

241-261 PDF

Referencias


Z. Abid, H. El-Razouk, D. El-Dib, “Low power multipliers based on new hybrid full adders”.Microelectronics Journal. Vol. 39. No. 12.Junio 2008. pp. 1509-1515.

Z. Babic, A. Avramovic, P. Bulic, “An iterative logarithmic multiplier”.

Microprocessors and Microsystems. Vol. 35. No 1.Julio 2011. pp. 23-33.

X. Jiang, P. Xiao, M. Qiu, G. Wang, “Performance effects of pipeline architecture on an FPGA-based binary32 floating point multiplier”. Microprocessors and Microsystems. Vol. 37. No. 8. Septiembre 2013. pp. 1183-1191.

M. Borgwardt. Números de punto flotante. . Marzo 2014.

J. Rapallini, S. Ledesma, F. Costantino, J. R. Osio. Matemática de Punto

Flotante.. Abril 2014.

E. Vilches. Números de punto flotante. Abril 2014.

S. Orley, J. Mathews. IEEE 754 Format. http://www.oxfordmathcenter.com/drupal7/node/43. Marzo 2014.

Consideraciones acerca del Estándar IEEE 754 http://www.led.uc.edu.py/micro2/tp2/pf/pag2.htm. Marzo 2014.

G. Ushasree, R. Dhanabal, S. K.Sahoo, “Implementation of a High Speed Single Precision Floating Point Unit using Verilog”. International Journal of Computer Applications, Abril 2013, pp. 803-808.

P. R. Addanki, V. N. Tilak Alapati, M. P. Avana, “An FPGA Based High Speed IEEE - 754 Double Precision Floating Point Adder/Subtractor and Multiplier Using Verilog”. International Journal of Advanced Science and Technology. Vol. 52.No. 1,Marzo 2013. pp. 61-74.

R. Saini, R. D. Daruwala, “Efficient Implementation of Pipelined Double Precision Floating Point Multiplier”. International Journal of Engineering Research and Applications. Vol. 3. No. 1, Enero - Febrero 2013. pp. 1676-1679.

M. Morris, Arquitectura de Computadoras. Tercera Edición. 1994. Pearson Educación. México. 547.


Enlaces refback

  • No hay ningún enlace refback.




URL de la licencia: https://creativecommons.org/licenses/by/3.0/deed.es

Licencia Creative Commons    Pistas Educativasa está bajo la Licencia Creative Commons Atribución 3.0 No portada.